第一部分 基 本 單 元第1章 引論 2 1.1 曆史迴顧 2 1.2 數字集成電路設計中的問題 4 1.3 數字設計的質量評價 11 1.4 小結 22 1.5 進一步探討 22第2章 製造工藝 26 2.1 引言 26 2.2 CMOS集成電路的製造 26 2.3 設計規則——設計者和工藝工程師之間的橋梁 34 2.4 集成電路封裝 37 2.5 綜述：工藝技術的發展趨勢 44 2.6 小結 47 2.7 進一步探討 47 設計方法插入說明A——IC版圖 48第3章 器件 52 3.1 引言 52 3.2 二極管 52 3.3 MOS（FET）晶體管 62 3.4 關於工藝偏差 87 3.5 綜述：工藝尺寸縮小 88 3.6 小結 93 3.7 進一步探討 93 設計方法插入說明B——電路模擬 95第4章 導綫 98 4.1 引言 98 4.2 簡介 98 4.3 互連參數——電容、電阻和電感 100 4.4 導綫模型 109 4.5 導綫的SPICE模型 124 4.6 小結 127 4.7 進一步探討 127第二部分 電 路 設 計第5章 CMOS反相器 130 5.1 引言 130 5.2 靜態CMOS反相器——直觀綜述 130 5.3 CMOS反相器穩定性的評估——靜態特性 133 5.4 CMOS反相器的性能——動態特性 140 5.5 功耗、能量和能量延時 155 5.6 綜述：工藝尺寸縮小及其對反相器衡量指標的影響 167 5.7 小結 169 5.8 進一步探討 170第6章 CMOS組閤邏輯門的設計 171 6.1 引言 171 6.2 靜態CMOS設計 171 6.3 動態CMOS設計 207 6.4 設計綜述 221 6.5 小結 224 6.6 進一步探討 224設計方法插入說明C——如何模擬復雜的邏輯電路 226設計方法插入說明D——復閤門的版圖技術 233第7章 時序邏輯電路設計 237 7.1 引言 237 7.2 靜態鎖存器和寄存器 240 7.3 動態鎖存器和寄存器 250 7.4 其他寄存器類型* 258 7.5 流水綫：優化時序電路的一種方法 262 7.6 非雙穩時序電路 266 7.7 綜述：時鍾策略的選擇 271 7.8 小結 272 7.9 進一步探討 272第三部分 係 統 設 計第8章 數字IC的實現策略 276 8.1 引言 276 8.2 從定製到半定製以及結構化陣列的設計方法 279 8.3 定製電路設計 280 8.4 以單元為基礎的設計方法 281 8.5 以陣列為基礎的實現方法 291 8.6 綜述：未來的實現平颱 308 8.7 小結 310 8.8 進一步探討 311設計方法插入說明E——邏輯單元和時序單元的特性描述 313設計方法插入說明F——設計綜閤 319第9章 互連問題 325 9.1 引言 325 9.2 電容寄生效應 325 9.3 電阻寄生效應 336 9.4 電感寄生效應* 342 9.5 高級互連技術 350 9.6 綜述：片上網絡 356 9.7 小結 357 9.8 進一步探討 357第10章 數字電路中的時序問題 359 10.1 引言 359 10.2 數字係統的時序分類 359 10.3 同步設計——一個深入的考察 361 10.4 自定時電路設計* 380 10.5 同步器和判斷器* 392 10.6 采用鎖相環進行時鍾綜閤和同步* 396 10.7 綜述：未來方嚮和展望 401 10.8 小結 404 10.9 進一步探討 404設計方法插入說明G——設計驗證 406第11章 設計運算功能塊 410 11.1 引言 410 11.2 數字處理器結構中的數據通路 410 11.3 加法器 411 11.4 乘法器 431 11.5 移位器 438 11.6 其他運算器 440 11.7 數據通路結構中對功耗和速度的綜閤考慮* 442 11.8 綜述：設計中的綜閤考慮 456 11.9 小結 457 11.10 進一步探討 458第12章 存儲器和陣列結構設計 460 12.1 引言 460 12.2 存儲器內核 467 12.3 存儲器外圍電路* 496 12.4 存儲器的可靠性及成品率* 512 12.5 存儲器中的功耗* 518 12.6 存儲器設計的實例研究 523 12.7 綜述：半導體存儲器的發展趨勢與進展 529 12.8 小結 530 12.9 進一步探討 531設計方法插入說明H——製造電路的驗證和測試 533思考題答案 547
· · · · · · (收起)