目錄
第1章 概論
1.1 電子係統設計自動化技術發展的迴顧
1.2 從EDA的角度來觀察VLSI
1.2.1 VLSI的分類
1.2.2 芯片布圖
1.2.3 可編程邏輯器件
1.3 數字係統自動設計的流程
1.4 EDA的主要領域
1.4.1 硬件描述語言
1.4.2 模擬驗證
1.4.3 綜閤技術
1.4.4 測試診斷
1.4.5 邏輯設計形式驗證
1.4.6 工程實現
1.5 EDA係統的構成
參考文獻
第2章 硬件描述語言vHDL
2.1 硬件描述語言VHDI
2.2 VHDL的基礎知識
2.2.1 設計實體和結構體的概念
2.2.2 麵嚮模擬器的某些特性
2.2.3 結構和行為
2.2.4 數據類型與對象
2.2.5 各分立部分之間的聯結
2.2.6 VHDL的主要構件
2.2.7 設計庫
2.3 VHDL的數據類型
2.3.1 文字
2.3.2 標量類型
2.3.3 復閤類型
2.3.4 子類型
2.3.5 屬性
2.3.6 預定義算符
2.4 VHDL行為描述
2.4.1 進程語句
2.4.2 行為模型的順序性
2.4.3 行為模型的並行（並發）性
2.5 VHDL的結構描述
2.5.1 結構描述的基本特徵
2.5.2 規則結構
2.5.3 配置指定
2.5.4 默認值與無連接端口
2.6 VHDL對大規模設計的支持
2.6.1 設計庫的概念
2.6.2 VHDL中名字的可見性
2.6.3 使用library語句訪問其它庫
2.6.4 塊語句
2.6.5 設計中的數據共享
2.6.6 結構描述和行為描述的混閤使用
2.7 VHDL的一些高級特性
2.7.1 重載
2.7.2 用戶定義的屬性
2.7.3 與信號相關的屬性
2.7.4 被保護的信號賦值語句
2.7.5 斷開指定
2.7.6 空事項處理
2.8 設計實例
2.8.1 交通燈控製器
2.8.2 創建技術說明書
參考文獻
第3章 EDA係統的框架結構
3.1 概述
3.1.1 EDA係統框架結構的提齣
3.1.2 EDA係統框架結構的概念
3.1.3 EDA係統框架結構的構成模型
3.1.4 EDA係統框架結構的特點
3.2 數據模型與數據管理
3.2.1 工程數據庫及其管理係統
3.2.2 EDA係統中的數據模型
3.2.3 EDA係統中數據庫的層次組織
3.3 用戶界麵管理
3.3.1 用戶界麵管理係統概述
3.3.2 UIMS的兩種界麵
3.3.3 用戶界麵描述語言
3.3.4 小結
參考文獻
第4章 模擬
4.1 模擬的目的和方法
4.1.1 設計自動化與模擬驗證
4.1.2 模擬級彆
4.1.3 模擬係統的基本組成
4.2 邏輯模擬模型
4.2.1 電路網錶
4.2.2 信號狀態值
4.2.3 延遲模型
4.2.4 元件模型
4.3 邏輯模擬算法
4.3.1 模擬過程
1.3.2 事件錶驅動模擬算法
4.3.3 三值模擬算法與競爭冒險檢測
4.4開關級模擬
4.4.1 開關級電路模型
4.4.2 計算節點信號狀態的強度比較算法
4.4.3 等效阻容網絡算法
4.4.4 信號延遲的計算
4.4.5 門、功能塊級和開關級的混閤模擬處理
4.5 高層次模擬
4.5.1 VHDL模擬係統的組成
4.5.2 VHDL內部模型的確立
4.5.3 VHDL模擬算法
4.6 交互式模擬與調試
4.6.1 高級圖形調試器及DEBUG功能
4.6.2 適應DEBUG功能的VHDL模型及算法
4.6.3 交互式波形顯示編輯工具
參考文獻
第5章 邏輯綜閤
5.1 邏輯綜閤的內容和方法
5.2 布爾函數的立方體錶示法
5.3 立方體運算
5.3.1 基本概念
5.3.2 相交和包含判斷的具體實現
5.3.3 銳積運算
5.3.4 星積運算
5.4 多輸齣函數與單輸齣函數的陣列變換
5.4.1 單輸齣函數的錶示形式
5.4.2 陣列閤並
5.4.3 陣列分離
5.5 單輸齣函數質立方體的計算
5.5.1 銳積求質立方體
5.5.2 迭代星積求質立方體
5.5.3 廣義星積求質立方體
5.6 單輸齣函數的自動綜閤
5.6.1 選拔法求最小化覆蓋
5.6.2 收縮算法求無冗餘覆蓋
5.7 多輸齣函數的自動綜閤
5.7.1 收縮算法求無冗餘覆蓋
5.7.2 選拔法求最小化覆蓋
5.7.3 判彆質蘊涵項的E算法
5.8 組閤邏輯電路的變換
5.8.1 多級邏輯電路轉化為二級邏輯電路
5.8.2 二級邏輯電路轉化為多級邏輯電路
5.9 時序邏輯電路的自動綜閤
5.9.1 時序機的數學模型
5.9.2 完全規定時序機的狀態最小化
5.9.3 不完全規定時序機的狀態化簡
5.9.4 時序機的狀態分配
參考文獻
第6章 高層次綜閤
6.1 高層次綜閤概述
6.1.1 高層次綜閤的概念
6.1.2 高層次綜閤的優點
6.2 高層次綜閤的內容
6.2.1 編譯與轉換
6.2.2 調度與分配
6.2.3 控製器綜閤
6.2.4 結果生成與反編譯
6.2.5 高層次綜閤中的設計空間搜索
6.3 調度技術
6.3.1 調度問題
6.3.2 調度算法的分類
6.3.3 ASAP調度算法與ALAP調度算法
6.3.4 列錶調度算法
6.3.5 調度中控製結構的處理
6.3.6 調度中的功能單元庫
6.4 分配技術
6.4.1 分配問題
6.4.2 分配算法
6.5 高層次綜閤中的優化技術
6.5.1 具有分枝控製結構時操作的移動
6.5.2 控製數據流圖的結構變換
6.6 小結
參考文獻
第7章 故障診斷
7.1 故障診斷與測試集
7.1.1 測試與故障診斷
7.1.2 故障模型
7.1.3 測試嚮量與測試集
7.1.4 故障的閤並與測試集的壓縮
7.1.5 測試碼的生成問題
7.2 敏化路徑法求組閤電路的測試碼
7.2.1 單路徑敏化法
7.2.2 D算法
7.3 布爾差分法
7.4 多故障的測試碼生成
7.4.1 多故障模型的D算法
7.4.2 高階布爾差分法
7.5 時序電路的測試碼生成
7.5.1 同步時序電路的迭代展開
7.5.2 擴展D算法
7.5.3 異步時序電路的迭代展開
7.6 故障模擬
7.6.1 並行故障模擬
7.6.2 演繹故障模擬
7.6.3 同時故障模擬
7.7 可測性設計
7.7.1 可測性分析
7.7.2 設置觀察點和控製點
7.7.3 組閤電路的可測性電路結構
7.7.4 掃描方式電路設計
7.7.5 內建自測試設計
參考文獻
第8章 形式驗證
8.1 形式驗證的目的和基本方法
8.1.1 形式驗證的基本概念
8.1.2 形式驗證的基本方法
8.2 基於符號處理的形式推理方法
8.2.1 電路的描述
8.2.2 公理係
8.2.3 基於FOL定理證明係統的驗證過程
8.3 基於時序邏輯的驗證
8.3.1 時序邏輯簡介
8.3.2 用時序邏輯描述電路的時序關係
8.3.3 利用狀態遷移錶的驗證方法
8.4 歸納斷言法在邏輯驗證中的應用
8.4.1 歸納斷言法簡介
8.4.2 一個寄存器傳輸語言及其公理定義
8.4.3 驗證實例
8.5 提取行為錶達式的驗證方法
8.5.1 驗證用描述語言ISPB簡介
8.5.2 事件、曆史序列和行為
8.5.3 行為錶達式
8.5.4 由ISPB程序求行為錶達式
8.5.5 用行為錶達式進行驗證
參考文獻
附錄A VHDL預定義環境
附錄B IEEE多值邏輯係統標準包
附錄C 英漢名詞對照錶
· · · · · · (收起)