第1章 MOS晶體管的結構與工作 1.1 CMOS器件的特點與種類 1.2 MOS晶體管的工作原理 1.2.1 MOS晶體管的結構與符號 1.2.2 MOS晶體管的工作原理 1.2.3 PMOS晶體管 1.2.4 夾斷與溝道長度調製 1.3 模擬電路中的襯底偏置效應 1.3.1 當源極一基底間加偏置時，閾值電壓變化 1.3.2 加反嚮偏置時，閾值電壓上升 1.4 MOS晶體管的噪聲 1.4.1 溝道電阻産生的熱噪聲 1.4.2 閃爍噪聲(l／f噪聲) 1.4.3 PMOS晶體管的l／f噪聲小 1.4.4 降低l／f噪聲的要點第2章 MOS器件的小信號等效電路 2.1 小信號等效電路 2.1.1 三個小信號參數gm、gmb、go 2.1.2 在強反型狀態下飽和區中的工作 2.1.3 源區與基底等電位時 2.2 弱反型狀態下的漏極電流 2.2.1 漏極電流與V GS呈指數關係 2.2.2 弱反型區與強反型區的分界 2.3 耗盡型晶體管 2.3.1 增強型是基本的MOS晶體管 2.3.2 耗盡型——即使V GS=OV也有漏極電流流動的器件第3章 MOS放大電路基礎 3.1 基本放大電路 3.1.1 源極接地放大電路 3.1.2 柵極接地放大電路 3.1.3 漏極接地放大電路 3.2 柵源放大電路第4章 放大電路的頻率特性 4.1 濾波器的特性 4.2 決定頻率特性的要素 4.2.1 輸齣端一側的低通濾波特性 4.2.2 高頻截止頻率ωpo 4.2.3 輸入端的濾波特性 4.2.4 信號通過輸入輸齣間電容的傳輸 4.3 放大電路的頻率特性 4.3.1 源極接地放大電路的頻率特性 4.3.2 柵源放大電路的頻率響應特性第5章 模擬電路的噪聲 5.1 噪聲傳播的要素 5.1.1 通過寄生電容混入的噪聲 5.1.2 通過寄生電感混入的噪聲 5.1.3 通過寄生(基底)電阻混入的噪聲第6章 差動放大電路 6.1 差動放大電路 6.2 差動電壓增益與同相電壓增益 6.3 差動放大電路的容許輸入範圍第7章 偏置電路與參考電源電路 7.1 基本電流源電路 7.2 柵源電流源電路 7.3 低電源電壓用電流源電路 7.4 參考電壓源電路 7.5 參考電流源電路第8章 比較電路 8.1 采樣-保持電路 8.1.1 理想的采樣-保持電路的基本動作 8.1.2 實際的采樣-保持電路的問題 8.2 放大器與鎖存電路的瞬態響應特性 8.2.1 放大電路的瞬態響應特性 8.2.2 鎖存電路韻瞬態響應特性 8.3 前置放大器與鎖存電路組閤的高速比較器 8.4 高速鎖存電路消除失調的方法 8.5 比較器的輸齣緩衝電路第9章 OP放大器電路 9.1 2級結構的CMOS OP放大器 9.1.1 基本電路是差動放大+源極接地 9.1.2 沒有相位補償時會産生振蕩 9.1.3 相位補償電容器利用米勒效應 9.1.4 兩個極點相互遠離——極點分隔 9.1.5 給Cc串聯Rc的效果 9.2 AB級輸齣電路 9.2.1 源極接地電路中的負載驅動 9.2.2 基於CMOS的一般的AB級輸齣電路 9.2.3 漏極接地(源極跟隨器)AB級輸齣電路 9.3 OP放大器的其他重要特性 9.3.1 輸入失調電壓 9.3.2 同相輸入電壓範圍 9.3.3 共模抑製比(CMRR) 9.3.4 轉換速率 9.4 單級CMOS OP放大器 9.4.1 望遠鏡式OP放大器 9.4.2 摺疊式柵源OP放大器第10章 CMOS邏輯電路的基本結構 10.1 CMOS反相器 10.1.1 CMOS反相器的結構 10.1.2 CMOS反相器的特性 10.1.3 邏輯閾值電壓 10.1.4 過渡區中的輸齣電壓 10.1.5 電阻近似 10.2 CMOS的特點 10.2.1 功耗低 10.2.2 能夠在低電壓下工作／工作電壓範圍寬 10.2.3 噪聲餘量大 10.2.4 容易集成化 10.2.5 輸入阻抗高 10.2.6 基於輸入電容的暫存記憶 10.3 基本邏輯電路 10.4 正邏輯與負邏輯 10.5 基本電路 10.5.1 反相器 10.5.2 NAND門 10.5.3 NOR門 10.5.4 AND，OR門 10.5.5 傳輸門 10.5.6 時鍾脈衝門 10.5.7 Exclusive OR，NOR門 10.5.8 觸發器 10.6 CMOS的保護電路 10.6.1 輸入保護電路 10.6.2 輸齣的保護 10.6.3 電源／GND爭動時的保護第11章 CMOS器件的種類與特徵 11.1 CMOS標準邏輯 11.2 存儲器 11.2.1 ROM 11.2.2 RAM第12章 標準邏輯IC的功能與使用方法 12.1 組閤邏輯電路 12.1.1 門電路 12.1.2 門電路的應用例 12.1.3 特殊門 12.1.4 開路漏極 12.1.5 模擬開關 12.1.6 總綫緩衝器 12.1.7 雙嚮總綫緩衝器 12.1.8 總綫緩衝器與總綫的連接 12.1.9 多路轉換器／逆多路轉換器／選擇器 12.1.10 在多變數1輸齣邏輯電路中的應用 12.1.11 譯碼器／編碼器 12.1.12 使用譯碼器的CPU周邊LSI的選擇 12.2 時序邏輯電路 12.2.1 鎖存器 12.2.2 鎖存器的應用例 12.2.3 總綫數據的暫存記憶 12.3 觸發器 12.3.1觸發器的動作 12.3.2 觸發器的應用例 12.3.3 總綫的數據分配&保持電路 12.3.4 計數器 12.3.5 計數器的串級連接例 12.3.6 移位寄存器 12.3.7 移位寄存器的應用例 12.3.8 單穩多諧振蕩器 12.3.9 單穩多諧振蕩器的應用例第13章 CMOS邏輯IC的接口技術 13.1 CMOS器件的電學特性 13.2 CMOS器件的接口 13.3 CMOS器件的標準接口 13.3.1 CMOS的輸入輸齣特性 13.3.2 CMOS電平與TTL電平 13.3.3 CMOS電平的趨勢 13.4 接口技術 13.4.1 扇齣端數 13.4.2 三態輸齣與輸齣衝突 13.4.3 上衝／下衝，反射，激振噪聲 13.4.4 綫連“或”電路與從低電壓嚮高電壓的電平變換 13.5 電壓變換接口 13.5.1 從高電壓嚮低電壓變換的接口 13.5.2 輸齣的容忍功能 13.5.3 從低電壓嚮高電壓的接口 13.5.4 高→低／低→高雙嚮電壓變換接口 13.6 危險 13.6.1 危險引起的麻煩 13.6.2 晶體管與CMOS邏輯的接口 13.6.3 高速接口(單端與差動傳送) 13.6.4 單端 13.6.5 差動傳送(異動)第14章 CMOS器件的失效模式 14.1 器件自身的失效 14.2 失效模式 14.3 外來因素引起的失效 14.3.1 ESD引起的損傷 14.3.2 閂鎖引起的損傷
· · · · · · (收起)