具体描述
总线，最早始于计算机领域，是指汇集在一起的多种功能的线路；后经深化并延伸，则是指计算机各模块及计算机之间的一种通信系统，涉及硬件（器件、线缆、电平）和软件（通信协议），其应用被引入嵌入式领域后，用于嵌入式系统的芯片级、板级、设备级的互连。本书主要涉及嵌入式系统中的高速串行总线技术，传输速率在Gbps量级。本书首先按时间的先后顺序梳理出计算机和嵌入式系统中常用的总线技术；然后介绍并基于FPGA实现了目前嵌入式系统中常用的高速串行总线技术，如Serdes、JESD204、SRIO、PCIE、Aurora、SATA总线，侧重于终端技术实现；最后论述嵌入式系统中的常用总线架构，涉及CPCIE、VPX、FC、Infiniband总线架构技术，侧重于整机设计。
作者简介
张峰，男，博士，高级工程师，从事通信领域10多年，对高速总线系统有深刻的理解，并且有丰富的科研和项目实践经验。
目录信息
第1篇 计算机和嵌入式系统中常用总线的发展历程及趋势
第1章 总线的发展历程及后续趋势3
1.1 总线的出现及定义3
1.2 PC总线的发展5
1.2.1 ISA总线6
1.2.2 PCI/PCI-X总线7
1.2.3 PCIE总线9
1.2.4 ATA/SATA——面向存储的高速总线10
1.3 嵌入式系统总线的发展12
1.3.1 嵌入式系统的出现12
1.3.2 PC104总线——ISA总线的嵌入式系统应用13
1.3.3 Compact PCI总线——PCI总线的嵌入式应用15
1.3.4 Compact PCIE架构及其在嵌入式的应用18
1.3.5 SRIO总线——嵌入式系统的多处理器间互连19
1.3.6 JESD204总线——面向ADC、DAC的串行通信总线结构21
1.3.7 FC标准——通道技术与网络技术的结合22
1.3.8 VPX架构——嵌入式串行总线的集大成者23
1.4 总线领域三次革命成因与效能分析25
1.5 高速串行总线技术的优点及共同点分析28
1.6 高速串行总线的后续发展方向29
1.6.1 速率继续提升30
1.6.2 采用多阶电平传输30
1.6.3 激光通信可行性及其小型化考虑31
1.6.4 延伸阅读——激光通信代替微波通信32
1.7 参考文献34
第2篇 嵌入式系统中常用的高速串行总线及其FPGA实现
第2章 基于SERDES的高速数据传输技术39
2.1 SERDES技术简介39
2.2 SERDES物理层——LVDS电平概述40
2.3 基于FPGA的SERDES传输技术概述42
2.3.1 FPGA对LVDS电平的支持42
2.3.2 FPGA内部的并/串转换原语结构OSERDESE2/ISERDESE243
2.3.3 基于SERDES原语的传输速率分析44
2.4 基于FPGA实现SERDES原语的高速数据传输45
2.4.1 SERDES发送端设计——设置OSERDESE2相关参数45
2.4.2 SERDES接收端设计——配置ISERDESE2的相关参数54
2.4.3 实现SERDES通信功能59
2.5 延伸阅读——FPGA时序优化以及自适应延时调整的SERDES传输技术61
2.5.1 时钟位置优化——减少由时钟位置造成的延时61
2.5.2 时序优化——OFFSET约束63
2.5.3 时序优化——MAXSKEW约束64
2.5.4 基于Idelay的延时调整技术64
2.5.5 基于Idelay的自适应动态延时调整技术66
2.6 小结67
2.7 延伸阅读——后起之秀：Xilinx公司及其FPGA67
2.8 参考文献69
第3章 基于JESD204协议的ADC、DAC数据传输71
3.1 JESD204协议概述71
3.2 JESD204协议分析74
3.2.1 JESD204物理层分析74
3.2.2 帧填充76
3.2.3 8B/10B编/解码77
3.2.4 加/解扰码（Scrambling/De-Scrambling）79
3.2.5 JESD204协议接收状态机分析80
3.3 基于GTX实现JESD204协议82
3.3.1 可行性分析——物理层规范兼容83
3.3.2 物理层GTX结构分析83
3.3.3 基于GTX的JESD204协议功能模块构建88
3.3.4 JESD204协议若干技术点分析99
3.4 小结104
3.5 参考文献104
第4章 基于SRIO总线的高速通信结构105
4.1 SRIO总线——面向嵌入式系统互连105
4.1.1 嵌入式总线与PC总线应用分道扬镳105
4.1.2 SRIO技术针对嵌入式系统互连107
4.1.3 SRIO VS PCIE VS Ethernet VS Others108
4.2 SRIO协议分析110
4.2.1 SRIO协议层次结构110
4.2.2 SRIO物理层规范111
4.2.3 数据包及操作类型113
4.2.4 链路同步115
4.2.5 链路编码115
4.2.6 配置空间117
4.3 基于SRIO总线的点对点通信功能实现117
4.3.1 创建SRIO工程118
4.3.2 SRIO工程结构分析126
4.3.3 SRIO点对点通信的关键技术分析及实现128
4.3.4 SRIO IP核点对点通信功能测试130
4.4 基于SRIO总线的交换结构通信功能实现131
4.4.1 基于SRIO总线的交换结构概述131
4.4.2 SRIO交换芯片80HCPS1616简介131
4.4.3 SRIO交换芯片80HCPS1616配置133
4.4.4 80HCPS1616的I2C配置接口137
4.4.5 Maintenance帧配置SRIO交换芯片139
4.4.6 SRIO交换结构的通信性能测试142
4.5 小结144
4.6 延伸阅读——串行总线技术再提速，从信息不确定性说起145
4.7 参考文献146
第5章 基于PCIE总线的高速数据传输技术149
5.1 PCIE总线概述149
5.2 PCIE协议分析151
5.2.1 PCIE 拓扑结构151
5.2.2 PCIE分层结构151
5.2.3 PCIE链路编码与扰码153
5.2.4 PCIE 地址空间与事务类型153
5.2.5 延伸阅读——PCIE总线链路同步154
5.3 基于PCIE协议的点对点通信功能实现157
5.3.1 FPGA内嵌PCIE硬核简介157
5.3.2 建立PCIE点对点通信工程158
5.3.3 PCIE IP核源代码分析171
5.3.4 PCIE节点接收流程分析173
5.3.5 PCIE节点发送流程分析174
5.3.6 基于PCIE协议的点对点通信功能测试175
5.4 小结176
5.5 延伸阅读——再论马太效应：从PCIE代替AGP总线说起177
5.6 参考文献178
第6章 基于Aurora协议的高速传输技术181
6.1 Aurora总线概述181
6.2 Aurora总线协议分析181
6.2.1 Aurora总线通信模型181
6.2.2 Aurora物理层电气特性182
6.2.3 Aurora数据帧结构184
6.2.4 Aurora链路同步185
6.3 基于Aurora总线的通信功能实现188
6.3.1 建立Aurora总线测试工程188
6.3.2 Aurora总线协议文件及接口分析192
6.3.3 Aurora总线帧模式与流模式194
6.3.4 Aurora总线通信性能分析及测试196
6.4 小结198
6.5 延伸阅读——Xilinx公司及其Aurora总线198
6.6 参考文献199
第7章 基于SATA总线的高速数据存储技术201
7.1 多种高速数据存储方式涉及的总线形式202
7.1.1 基于ATA总线标准的数据存储方式202
7.1.2 基于SCSI总线标准的高速数据存储方式203
7.1.3 基于SAS/SATA总线标准的高速数据存储方式205
7.1.4 延伸阅读——基于Nand Flash阵列的高速数据存储方式208
7.1.5 延伸阅读——基于eMMC及阵列的高速数据存储方式209
7.1.6 多种存储实现方式的比较与分析210
7.2 SATA协议分析211
7.2.1 SATA的分层结构211
7.2.2 SATA启动过程212
7.2.3 SATA数据帧与编码213
7.3 SATA协议IP核的FPGA实现216
7.3.1 Virtex-5 FPGA GTX简介216
7.3.2 SATA协议物理层实现218
7.3.3 SATA协议的OOB通信226
7.3.4 SATA协议的链路层及传输层关键技术分析228
7.3.5 SATA协议的应用层实现分析231
7.3.6 SATA 协议IP核测试231
7.4 小结232
7.5 延伸阅读——基于DNA的生物学存储技术234
7.6 参考文献236
第3篇 整机设计的嵌入式系统高速数据总线
第8章 CPCIE总线架构239
8.1 CPCIE总线简介239
8.2 CPCIE系统中功能模块分类241
8.3 CPCIE系统连接关系与信号定义242
8.3.1 连接器类型242
8.3.2 系统板245
8.3.3 外设板248
8.3.4 交换板249
8.4 CPCIE系统整机设计要素251
8.4.1 功能模块标识251
8.4.2 供电要求252
8.4.3 时钟设计253
8.5 小结253
8.6 参考文献254
第9章 VPX总线架构255
9.1 VPX总线的起源255
9.2 VPX协议族分析257
9.3 VPX协议的典型应用259
9.4 连接关系与信号定义260
9.5 整机设计要素265
9.5.1 模块防插错设计265
9.5.2 电源设计266
9.5.3 功能模块与背板信号映射关系267
9.6 VPX架构与CPCIE架构的异同270
9.7 小结270
9.8 参考文献270
第10章 FC总线技术的实现与应用273
10.1 FC技术简介273
10.1.1 FC技术的出现——从大数据、云及SAN存储说起273
10.1.2 FC技术的优点275
10.1.3 FC技术的发展路标276
10.1.4 FC在机载航电系统中的应用277
10.2 FC协议分析277
10.2.1 拓扑结构277
10.2.2 分层结构278
10.2.3 协议组成279
10.2.4 数据流程281
10.2.5 数据帧结构与编码281
10.2.6 分类服务283
10.2.7 接口形式286
10.3 FC协议通信实现分析286
10.3.1 Xilinx公司IP核实现方案286
10.3.2 FC专用ASIC芯片实现方案288
10.4 小结289
10.5 参考文献289
第11章 Infiniband总线技术的实现与应用291
11.1 Infiniband总线概述291
11.2 Infiniband协议分析293
11.2.1 分层结构293
11.2.2 消息传输方式294
11.2.3 链路编码与数据帧结构295
11.3 Infiniband协议实现及应用296
11.4 小结297
11.5 参考文献298
附录A 简写索引299
附录B 插图目录303
附录C 表格目录309
附录D 本书创作过程中的随笔313
致谢320
· · · · · · (收起)
读后感
评分
评分
评分
评分
用户评价
作为一名多年从事嵌入式系统软件开发的开发者，我对《嵌入式高速串行总线技术》这本书的评价，更多地倾向于其软件驱动和协议栈层面的介绍。书中对USB、Ethernet、SATA等常见串行总线的协议细节进行了概述，这对于理解数据如何在软件层面被封装、传输和解封装是有一定帮助的。然而，在实际应用中，我们经常需要处理更底层的驱动开发，比如中断管理、DMA（直接内存访问）的使用，以及如何针对不同的硬件平台进行优化。这本书在这方面的内容，我觉得略显不足。例如，在描述USB驱动时，书中更多的是停留在通用协议层面，但对于如何在Linux或RTOS环境下，编写高效的USB驱动程序，如何处理设备枚举、端点管理、数据传输模式（控制、中断、批量、同步）的细微差别，以及如何调试USB通信中的常见问题，这些实践性很强的知识点，我认为可以更加详细地阐述。特别是关于USB Host和Device之间的交互逻辑，以及各种错误处理机制，这本书的讲解可以更加深入。另外，对于一些新兴的高速串行接口，如NVMe，其在软件栈的设计和性能优化上，需要更专业的指导，而这本书在这方面的覆盖则相对有限。
评分作为一名在嵌入式系统领域有着丰富经验的架构师，我在审阅《嵌入式高速串行总线技术》这本书时，主要关注其在系统级设计和整体解决方案上的指导意义。书中对不同高速串行总线的性能指标和适用场景进行了一些罗列，这对于初步的系统选型有一定的参考价值。然而，从架构师的角度来看，我更关注的是如何将这些高速串行总线有效地整合到整个嵌入式系统中，以及如何通过合理的架构设计来最大化其性能和可靠性。书中对于总线接口的选择、多总线协同工作、以及总线带宽与系统整体吞吐量的关系等方面的论述，我认为可以更加深入。例如，在讨论如何为某个特定应用选择合适的串行总线时，书中更多的是基于通用场景的建议，而缺乏针对不同应用领域（如汽车电子、工业控制、消费电子）的深度分析和案例研究。我希望能够看到更多关于如何进行系统级的性能评估，如何权衡不同总线在成本、功耗、性能和复杂度之间的关系，以及如何设计高可用的串行总线接口冗余方案等内容。
评分我是一名在电子通信领域摸爬滚打多年的工程师，最近读到了一本名为《嵌入式高速串行总线技术》的书，虽说书名直指核心，但我个人在阅读过程中，发现它在某些关键环节的阐述，似乎与我预期的深度和广度有所差异。举个例子，书中有不少关于PCIe接口的介绍，这是现代高性能计算和嵌入式系统中不可或缺的部分。然而，书中对PCIe的物理层信号完整性分析，特别是针对高频差分信号在PCB走线中的串扰、损耗以及阻抗匹配等细节，我认为可以更加深入。比如，关于眼图的解读和优化，书中虽然提到了，但如何根据眼图的具体形状来推断信号质量问题，并给出切实可行的PCB设计和Layout指导，这方面的内容略显泛泛。我期望能够看到更多实际案例，比如不同阻抗的PCB材质对信号的影响，或者在多层板设计中，如何有效隔离高频信号，避免相邻信号层之间的耦合。再者，关于时钟和复位信号的完整性，这也是高速总线稳定运行的基石，书中也只是点到为止，未能充分展开。总的来说，对于一个希望深入理解高速串行总线物理层设计细节的读者来说，这本书的内容还有进一步拓展的空间，尤其是在那些决定系统稳定性和性能的“硬骨头”上，希望能看到更扎实的干货。
评分我是一名对嵌入式硬件设计充满热情的研究生，最近尝试阅读了《嵌入式高速串行总线技术》这本书，希望能从中汲取关于高速接口设计的灵感。从硬件角度来看，书中对一些基本概念的阐述是清晰的，比如差分信号、阻抗匹配、时序等。但是，在实际的电路设计层面，尤其是对于如何在高密度PCB上实现可靠的高速信号布线，以及如何选择合适的连接器和线缆，这本书的内容显得有些笼统。举个例子，关于EMI（电磁干扰）的防护，书中提到了相关的原理，但对于如何在PCB Layout中采取具体的措施来抑制EMI，例如，如何设计地平面、如何处理信号回流路径、如何使用屏蔽层等，并没有给出详实的指导。再者，对于不同厂商提供的PHY芯片，它们的具体特性和选型考量，以及如何在设计中考虑这些差异，书中也没有深入探讨。我更希望看到的是，关于高速串行总线信号的眼图测试和分析，如何根据眼图的形状来判断信号的质量，并据此调整PCB设计参数。此外，对于一些高级的信号完整性分析工具的使用，以及如何将仿真结果应用于实际设计，书中也未有过多提及。
评分我是一名热爱DIY项目的电子爱好者，接触过一些嵌入式开发，最近想深入了解一下《嵌入式高速串行总线技术》。这本书给我一种感觉，它更像是一本入门级的科普读物，对于一些基本概念的介绍比较到位，比如什么是串行通信，常见的串行总线有哪些，它们各自有什么特点。书中对USB、UART、SPI等接口的用途和基本原理的描述，对于初学者来说是比较友好的。但是，当我试图了解更深层次的技术细节时，就感觉内容不够翔实了。比如，书中提到了CAN总线，但对于CAN总线在实际应用中的一些挑战，比如在复杂的工业环境中如何保证通信的鲁棒性，或者如何进行CAN网络的诊断和故障排除，这些实际操作层面的内容，我认为还可以更加丰富。再者，书中对一些高性能的总线，如PCIe、MIPI等，也只是做了一个简单的介绍，并没有深入到其工作原理、设计考量和应用场景的细节。我希望能看到更多关于这些高端接口在实际项目中是如何被应用的，以及在实际应用中会遇到哪些典型问题和解决方案。
评分 评分 评分 评分 评分相关图书
本站所有内容均为互联网搜索引擎提供的公开搜索信息，本站不存储任何数据与内容，任何内容与数据均与本站无关，如有需要请联系相关搜索引擎包括但不限于百度，google,bing,sogou 等
© 2026 qciss.net All Rights Reserved. 小哈图书下载中心 版权所有