出版者的话
译者序
本书赞誉
前言
第1章二进制
1.1课程计划
1.2控制复杂性的艺术
1.2.1抽象
1.2.2约束
1.2.3三Y原则
1.3数字抽象
1.4数制
1.4.1十进制数
1.4.2二进制数
1.4.3十六进制数
1.4.4字节、半字节和全字
1.4.5二进制加法
1.4.6有符号的二进制数
1.5逻辑门
1.5.1非门
1.5.2缓冲器
1.5.3与门
1.5.4或门
1.5.5其他两输入逻辑门
1.5.6多输入门
1.6数字抽象
1.6.1电源电压
1.6.2逻辑电平
1.6.3噪声容限
1.6.4直流电压传输特性
1.6.5静态约束
1.7CMOS晶体管
1.7.1半导体
1.7.2二极管
1.7.3电容
1.7.4nMOS和pMOS晶体管
1.7.5CMOS非门
1.7.6其他CMOS逻辑门
1.7.7传输门
1.7.8类nMOS逻辑
1.8功耗
1.9总结和展望
习题
面试问题
第2章组合逻辑设计
2.1引言
2.2布尔表达式
2.2.1术语
2.2.2与或式
2.2.3或与式
2.3布尔代数
2.3.1公理
2.3.2单变量定理
2.3.3多变量定理
2.3.4定理的统一证明方法
2.3.5等式化简
2.4从逻辑到门
2.5多级组合逻辑
2.5.1减少硬件
2.5.2推气泡
2.6X和Z
2.6.1非法值X
2.6.2浮空值Z
2.7卡诺图
2.7.1画圈的原理
2.7.2卡诺图化简逻辑
2.7.3无关项
2.7.4小结
2.8组合逻辑模块
2.8.1复用器
2.8.2译码器
2.9时序
2.9.1传播延迟和最小延迟
2.9.2毛刺
2.10总结
习题
面试问题
第3章时序逻辑设计
3.1引言
3.2锁存器和触发器
3.2.1SR锁存器
3.2.2D锁存器
3.2.3D触发器
3.2.4寄存器
3.2.5带使能端的触发器
3.2.6带复位功能的触发器
3.2.7晶体管级锁存器和
触发器的设计
3.2.8小结
3.3同步逻辑设计
3.3.1一些有问题的电路
3.3.2同步时序电路
3.3.3同步电路和异步电路
3.4有限状态机
3.4.1有限状态机设计实例
3.4.2状态编码
3.4.3Moore型状态机和Mealy型状态机
3.4.4状态机的分解
3.4.5由电路图导出状态机
3.4.6有限状态机小结
3.5时序逻辑的时序
3.5.1动态约束
3.5.2系统时序
3.5.3时钟偏移
3.5.4亚稳态
3.5.5同步器
3.5.6分辨时间的推导
3.6并行
3.7总结
习题
面试问题
第4章硬件描述语言
4.1引言
4.1.1模块
4.1.2硬件描述语言的起源
4.1.3模拟和综合
4.2组合逻辑
4.2.1位运算符
4.2.2注释和空白
4.2.3缩位运算符
4.2.4条件赋值
4.2.5内部变量
4.2.6优先级
4.2.7数字
4.2.8Z和X
4.2.9位混合
4.2.10延迟
4.3结构化建模
4.4时序逻辑
4.4.1寄存器
5.2.1加法
5.2.2减法
5.2.3比较器
5.2.4算术逻辑单元
5.2.5移位器和循环移位器
5.2.6乘法
5.2.7除法
5.2.8补充阅读
5.3数制
5.3.1定点数
5.3.2浮点数
5.4时序电路模块
5.4.1计数器
5.4.2移位寄存器
5.5存储器阵列
5.5.1概述
5.5.2动态随机访问存储器
5.5.3静态随机访问存储器
5.5.4面积和延迟
5.5.5寄存器文件
5.5.6只读存储器
5.5.7使用存储器阵列的逻辑
5.5.8存储器HDL
5.6逻辑阵列
5.6.1可编程逻辑阵列
5.6.2现场可编程逻辑门阵列
5.6.3阵列实现
5.7总结
习题
面试问题
第6章体系结构
6.1引言
6.2汇编语言
6.2.1指令
6.2.2操作数：寄存器、存储器和常数
6.3机器语言
6.3.1R类型指令
6.3.21类型指令
6.3.3J类型指令
6.3.4解释机器语言代码
6.3.5存储程序
6.4编程
6.4.1算术／逻辑指令
6.4.2分支
6.4.3条件语句
6.4.4循环
6.4.5数组
6.4.6函数调用
6.5寻址方式
6.6编译、汇编和装入
6.6.1内存映射
6.6.2转换成二进制代码和开始执行程序
6.7其他主题
6.7.1伪指令
6.7.2异常
6.7.3有符号指令和无符号指令
6.7.4浮点指令
6.8从现实世界看：x86结构
6.8.1x86寄存器
6.8.2x86操作数
6.8.3状态标志
6.8.4x86指令集
6.8.5x86指令编码
6.8.6x86的其他特性
6.8.7小结
6.9总结
习题
面试问题
第7章微体系结构
7.1引言
7.1.1体系结构状态和指令集
7.1.2设计过程
7.1.3MIPS微体系结构
7.2性能分析
7.3单周期处理器
7.3.1单周期数据路径
7.3.2单周期控制
7.3.3更多指令
7.3.4性能分析
7.4多周期处理器
7.4.1多周期数据路径
7.4.2多周期控制
7.4.3更多指令
7.4.4性能分析
7.5流水线处理器
7.5.1流水线数据路径
7.5.2流水线控制
7.5.3冲突
7.5.4更多指令
7.5.5性能分析
7.6硬件描述语言表示
7.6.1单周期处理器
7.6.2通用模块
7.6.3基准测试程序
7.7异常
7.8高级微体系结构
7.8.1深流水线
7.8.2分支预测
7.8.3超标量处理器
7.8.4乱序处理器
7.8.5寄存器重命名
7.8.6单指令流多数据
7.8.7多线程
7.8.8同构多处理器
7.8.9异构多处理器
7.9从现实世界看：x86微体系结构
7.10总结
习题
面试问题
第8章存储器和输入／输出系统
8.1引言
8.2存储器系统性能分析
8.3高速缓存
8.3.1高速缓存中存放的数据
8.3.2高速缓存中的数据查找
8.3.3数据的替换
8.3.4高级高速缓存设计
8.3.5MIPS高速缓存的发展
8.4虚拟存储器
8.4.1地址转换
8.4.2页表
8.4.3转换后备缓冲器
8.4.4存储器保护
8.4.5替换策略
8.4.6多级页表
8.51／O简介
8.6嵌入式I／O系统
8.6.1PIC32MX675F512H微控制器
8.6.2通用数字I／O
8.6.3串行I／O
8.6.4计时器
8.6.5中断
8.6.6模拟I／O
8.6.7其他微控制器外设
8.7PCI／O系统
8.7.1USB
8.7.2PCI和PCI Express
8.7.3DDR3内存
8.7.4网络
8.7.5SATA
8.7.6连接到PC
8.8从现实世界看：x86存储器和I／O系统
8.8.1x86高速缓存系统
8.8.2x86虚拟存储器
8.8.3x86可编程I／O
8.9总结
后记
习题
面试问题
附录A数字系统实现
附录BMIPS指令
附录CC语言编程
附录DMIPS处理器的FPGA实现
补充阅读
索引
· · · · · · (收起)