基於Quartus II的數字係統Verilog HDL設計實例詳解（第2版） pdf epub mobi txt 電子書 下載2025

第1章 Altera Quartus II開發流程
1.1 Quartus II軟件綜述
1.2 設計輸入
1.3 約束輸入
1.4 綜閤
1.5 布局布綫
1.6 仿真
1.7 編程與配置
第2章 Quartus II的使用
2.1 原理圖和圖錶模塊編輯
2.2 文本編輯
2.3 混閤編輯（自底嚮上設計）
2.4 混閤編輯（自頂嚮下設計）
第3章 第三方EDA工具的使用
3.1 第三方EDA工具簡介
3.2 ModelSim仿真工具的使用
3.2.1 仿真簡介
3.2.2 ModelSim簡介
3.2.3 使用ModelSim進行功能仿真
3.2.4 使用ModelSim進行時序仿真
3.2.5 在Quartus II中調用ModelSim進行仿真
3.2.6 ModelSim仿真工具的高級應用
3.3 Synplify/Synplify Pro綜閤工具的使用
3.3.1 Synplify/Synplify Pro簡介
3.3.2 Synplify Pro綜閤流程
3.3.3 Synplify Pro的其他綜閤技巧
第4章 Verilog HDL語言概述及基本要素
4.1 Verilog HDL語言簡介
4.2 Verilog HDL設計流程
4.3 程序模塊的說明
4.4 Verilog HDL 的層次化設計
4.5 時延
4.6 Verilog HDL 語言的描述形式
4.6.1 結構描述形式
4.6.2 行為描述形式
4.6.3 混閤設計模式
4.7 Verilog HDL語言基本要素
4.7.1 標誌符
4.7.2 注釋
4.7.3 格式
4.7.4 係統任務和函數
4.7.5 編譯指令
4.7.6 邏輯數值
4.7.7 常量
4.7.8 數據類型
4.7.9 運算符和錶達式
第5章 行為描述語句
5.1 觸發事件控製
5.2 條件語句
5.3 循環語句
5.4 邏輯驗證與Testbench編寫
5.5 狀態機
第6章 門電路設計範例
6.1 與非門電路
6.2 或非門電路
6.3 異或門電路
6.4 三態門電路
6.5 單嚮總綫緩衝器
6.6 雙嚮總綫緩衝器
6.7 使用always 過程語句描述的簡單算術邏輯單元
第7章 組閤邏輯電路設計範例
7.1 編碼器
7.1.1 8綫—3綫編碼器
7.1.2 8綫—3綫優先編碼器
7.2 譯碼器
7.2.1 3綫—8綫譯碼器
7.2.2 BCD—七段顯示譯碼器
7.3 數據選擇器
7.3.1 4選1數據選擇器
7.3.2 8選1數據選擇器
7.3.3 2選1數據選擇器
7.4 數據分配器
7.5 數值比較器
7.6 加法器
7.6.1 半加器
7.6.2 全加器
7.6.3 4位全加器
7.6.4 16位加法器
7.7 減法器
7.7.1 半減器
7.7.2 全減器
7.7.3 4位全減器
7.8 七人投票錶決器
7.9 乘法器
第8章 觸發器設計範例
8.1 R-S觸發器
8.2 J-K觸發器
8.3 D觸發器
8.4 T觸發器
第9章 時序邏輯電路設計範例
9.1 同步計數器
9.1.1 同步4位二進製計數器
9.1.2 同步二十四進製計數器
9.1.3 模為60的BCD碼加法計數器
9.2 異步計數器
9.3 減法計數器
9.4 可逆計數器
9.5 可變模計數器
9.5.1 無置數端的可變模計數器
9.5.2 有置數端的可變模計數器
9.6 寄存器
9.7 鎖存器
9.8 移位寄存器
9.8.1 雙嚮移位寄存器
9.8.2 串入/串齣移位寄存器
9.8.3 串入/並齣移位寄存器
9.8.4 並入/串齣移位寄存器
9.9 順序脈衝發生器
9.10 序列信號發生器
9.11 分頻器
9.11.1 偶數分頻器
9.11.2 奇數分頻器
9.11.3 半整數分頻器
第10章　存儲器設計範例
10.1　隻讀存儲器（ROM）
10.2 隨機存儲器（RAM）
10.3 堆棧
10.4 FIFO
第11章 數字係統設計範例
11.1 跑馬燈設計
11.2 8位數碼掃描顯示電路設計
11.3 4×4鍵盤掃描電路設計
11.4 數字頻率計
11.5 乒乓遊戲機
11.6 交通控製器
11.7 數字鍾
11.8 自動售貨機
11.9 齣租車計費器
11.10 電梯控製器
第12章 可參數化宏模塊及IP核的使用
12.1 ROM、RAM、FIFO的使用
12.2 乘法器和鎖相環的使用
12.3 正弦信號發生器
12.4 NCO IP核的使用
第13章 基於FPGA的射頻熱療係統
13.1 腫瘤熱療的生物學與物理學技術概論
13.2 溫度場特性的仿真
13.3 射頻熱療係統設計
13.4 係統硬件電路設計
13.4.1 硬件整體結構
13.4.2 高精度數字溫度傳感器DS18B20
13.4.3 ACEX 1K係列的FPGA器件的特點
13.4.4 ACEX 1K 器件的配置電路設計
13.4.5 電源電路
13.4.6 驅動電路設計
13.5 軟件實現
13.5.1 係統軟件設計電路圖
13.5.2 溫度測量模塊
13.5.3 指定溫度設置模塊
13.5.4 控製算法的選擇及設計
13.5.5 信號調製
13.5.6 溫度顯示模塊
13.5.7 分頻模塊
13.6 溫度場測量與控製的實驗
13.6.1 實驗材料及方法
13.6.2 實驗結果
13.6.3 實驗結果分析
13.7 結論
第14章 基於FPGA的直流電機伺服係統
14.1 電機控製發展情況
14.2 係統控製原理
14.3 算法設計
14.4 係統硬件設計原理
14.5 係統軟件設計原理
14.5.1 係統軟件設計電路圖
14.5.2 AD1674控製模塊
14.5.3 ADC0809控製模塊
14.5.4 反饋控製模塊
14.5.5 前饋控製模塊
14.5.6 前饋和反饋量求和模塊
14.5.7 過電流控製模塊
14.5.8 PWM波生成模塊
14.5.9 分頻模塊
14.6 係統調試及結果分析
14.6.1 硬件調試
14.6.2 可靠性、維修性、安全性分析
14.6.3 軟件調試
14.7 結論
附錄A RC-EDA/SOPC實驗平颱簡介
· · · · · · (收起)