序前言1 數字係統與信息錶示 目標與任務 1.1 數字係統領域 1.2 數字係統中數的錶示 1.3 二進製數的算術運算 1.4 字母數字混閤錶示 1.5 數字邏輯電路舉例 1.6 小結 1.7 習題 1.8 課外閱讀2 邏輯門 目標與任務 2.1 邏輯信號 2.2 基本邏輯函數 2.3 布爾關係式 2.4 通用邏輯門 2.5 其他邏輯門 2.6 門電路設計 2.7 小結 2.8 習題 2.9 課外閱讀3 組閤電路設計 目標與任務 3.1 組閤電路 3.2 布爾錶達式的實現 3.3 其他實現方法 3.4 邏輯電路的化簡 3.5 MSI組閤邏輯器件 3.6 小結 3.7 習題 3.8 課外閱讀4 觸發器與計數器 目標與任務 4.1 時序電路 4.2 用邏輯門設計存儲電路 4.3 觸發器 4.4 寄存器 4.5 計數器 4.6 小結 4.7 習題 4.8 課外閱讀5 時序電路設計 目標與任務 5.1 同步時序電路模型 5.2 同步時序電路的設計 5.3 小結 5.4 習題 5.5 課外閱讀6 可編程邏輯器件設計 目標與任務 6.1 可編程邏輯器件(PLDs) 6.2 組閤電路PLDs 6.3 時序電路PLDs 6.4 PLD編程工具 6.5 用隻讀存儲器設計電路 6.6 小結 6.7 習題 6.8 課外閱讀7 邏輯電路的測試 目標與任務 7.1 測試的必要性 7.2 故障與故障模型 7.3 組閤電路測試嚮量的生成 7.4 時序電路與復雜係統的測試 7.5 小結 7.6 習題 7.7 課外閱讀8 硬件描述語言的設計動機 目標與任務 8.1 傳統設計方法的局限性 8.2 硬件描述語言 8.3 行為描述與結構描述 8.4 綜閤與仿真 8.5 小結 8.6 課外閱讀9 VHDL簡介 目標與任務 9.1 VHDL的簡單實例 9.2 詞法單元 9.3 IEEE厙 9.4 VHDL的條件信號代入語句 9.5 矢量信號的處理 9.6 小結 9.7 習題 9.8 課外閱讀10 VHDL的行為描述與結構描述 目標與任務 10.1 加法器實例 10.2 全加器的數據流描述 10.3 VHDL的結構描述 10.4 進程語句 10.5 VHDL的順序描述與並發描述 10.6 小結 10.7 習題 10.8 課外閱讀11 VHDL的仿真 目標與任務 11.1 仿真 11.2 數據流描述的仿真 11.3 結構描述的仿真 11.4 未初始化的邏輯值 11.5 延遲模型 11.6 測試平颱法 11.7 小結 11.8 習題 11.9 課外閱讀12 時序電路的VHDL描述 目標與任務 12.1 時鍾信號、觸發器和寄存器的描述方法 12.2 寄存器傳輸描述 12.3 時序邏輯設計 12.4 小結 12.5 習題 12.6 課外閱讀
· · · · · · (收起)