第一章 CPLD與FPGA概述
第一節 可編程邏輯器件的發展及特點
一、可編程邏輯器件的發展
二、CPLD／FGPA的用途
三、CPLD／FPGA的特點
四、CPLD與FPGA的比較
五、CPLD／FPGA和單片機的比較
第二節 CPLD／FPGA的基本工作原理
一、基於乘積項的CPLD的工作原理
二、采用查找錶的FPGA的工作原理
第三節 Altera係列CPLD介紹
一、MAX7000係列器件簡介
二、MAX7000係列器件的結構
三、MAX7000係列器件功能描述
第四節 Xilinx係列CPLD介紹
一、XC9500係列器件簡介
二、XC9500係列器件的結構
三、XC9500係列器件功能描述
第五節 可編程邏輯器件的開發
一、可編程邏輯器件的設計過程
二、可編程邏輯器件設計舉例
第二章 CPLD實驗儀介紹
第一節 DP-MCU／Altera實驗儀
一、實驗儀主要器件
二、應用接口
三、跳綫接口
四、原理簡介
第二節 DP—MCU／Xilinx實驗儀
一、實驗儀主要器件
二、應用接口
三、跳綫接口
四、原理簡介
第三節 其他CPLD實驗儀
一、CPLDMCU下載仿真實驗儀
二、Altera CPLD開發闆
三、5l+CPLD學習闆
第三章 CPLD開發軟件和仿真軟件的使用
第一節 Altera開發軟件MAX+plusII的安裝和使用
一、MAX+plusII的安裝
二、MAX+plusII的使用
第二節 Xmnx開發軟件ISE WebPACK的安裝和使用
一、WebPACK軟件的安裝
二、WebPACK軟件的使用
第三節 仿真Modelsim SE軟件的安裝和使用
一、Modelsim SE 6．0軟件的安裝
二、Modelsim SE 6．0軟件的使用
第四章 初識Verilog HDL
第一節 硬件描述語言概述
一、什麼是硬件描述語言
二、硬件描述語言的發展
三、為何使用硬件描述語言
第二節 Verilog HDL基本知識
一、什麼是Verilog HDL
二、Verilog HDL的發展
三、Verilog HDL與VHDL比較
四、Verilog HDL與C語言的比較
第三節 Verilog HDL模塊介紹
一、什麼是模塊
二、模塊的結構
第五章 Verilog HDL數據類型與運算符
第一節 Verilog HDL基本詞法
一、標識符
二、關鍵字
三、注釋
四、空白符
第二節 Verilog HDL常量變量及其數據類型
一、常量及其數據類型
二、變量及其數據類型
第三節 Verilog HDL運算符
一、算術運算符
二、邏輯運算符
三、位運算符
四、關係運算符
五、等式運算符
六、縮位運算符
七、移位運算符
八、條件運算符
九、位拼接運算符
第六章 Verilog HDL基本語句
第一節 賦值語句
一、持續賦值語句
二、過程賦值語句
第二節 塊語句
一、串行塊語句beginIend
二、並行塊語句fork-join
第三節 過程語句
一、initial過程語句
二、always過程語句
第四節 條件語句
一、if條件語句
二、case條件語句
第五節 循環語句
一、forever語句
二、repeat語句
三、while語句
四、for語句
第六節 編譯嚮導語句
一、宏替換define
二、文件包捨include
三、條件編譯ifdef、else、endif
四、時間尺度timescale
第七節 任務(task)和函數(function)說明語句
一、任務(task)說明語句
二、函數(function)說明語句
第八節 係統任務與係統函數
一、$display和$write任務
二、$monitor與$strobe
三、$time與$realtime
四、$finish與$stop
第七章 Verilog HDL的描述方式
第一節 結構描述方式
一、Verilog HDL內置門元件
二、門級結構描述
第二節 數據流描述方式
第三節 行為描述方式
第八章 用Verilog HDL描述數字電路
第一節 基本門電路的設計
一、與門
二、或門
三、非門
四、與非門
五、或非門
六、異或門
七、緩衝門
八、三態門
第二節 組閤邏輯電路的設計
一、數據選擇器
二、編碼器
三、譯碼器
四、加法器
第三節 雙穩態觸發器的設計
一、RS觸發器
二、D觸發器
三、JK觸發器
四、T觸發器
第四節 時序邏輯電路的設計
一、寄存器
二、鎖存器
三、計數器
第九章 CPLD實驗與綜閤設計實例
第一節 CPLD基本實驗
一、LED發光二極管實驗
二、鍵盤實驗
三、數碼LED顯示器實驗
四、音響實驗
第二節 CPLD綜閤設計實例
一、樂麯演奏電路
二、數字鍾
三、頻率計
四、交通燈
參考文獻
· · · · · · (收起)